Traducción de: Computer organization and architecture, fifth edition
Traductores: Antonio Cañas Vargas, Beatriz Pietro Campos, Francisco José Pelayo Valle y Julio Ortega Lopera
Coordinación y revisión técnica: Alberto Pietro Espinosa
Prólogo, p.xxi
Prólogo a la edición en español, p.xxv
Glosario, p.703
Índice analítico, p.723
Acrónimos, p.733
Apéndice A Lógica digital, p.645
Apéndice B Proyectos para enseñar arquitectura y organización de computadores, p.683
Apéndice C Pentium III, p.687 –
Notas pie de página

Bibliografía: p.713-722

Prólogo, p.xxi – Prólogo a la edición en español, p.xxv – PARTE I - VISIÓN GENERAL - CAPÍTULO 1 – INTRODUCCIÓN, p.3 - 1.1 Organización y arquitectura - 1.2 Estructura y funcionamiento - Funcionamiento - Estructura - 1.3 Esquema del libro – Evolución y prestaciones del computador – Buses del sistema – Memoria interna – Memora externa – Entrada/salida – Apoyo al sistema operativo – Aritmética de computadores – Repertorios de instrucciones – Estructura y funcionamiento – Computadores de repertorio reducido de instrucciones – Procesadores superescalares y paralelismo a nivel de instrucción - Funcionamiento de la unidad de control – Control microprogramado – Procesamiento paralelo – Lógica digital – 1.4 Internet y recursos Web – Sitios Web de este libro – Otros sitios Web – Grupos de noticias USENET - CAPÍTULO 2 - EVOLUCIÓN Y PRESTACIONES DE LOS COMPUTADORES, p.17 - 2.1 Una breve historia de los computadores - La primera generación: los tubos de vacío - La segunda generación: los transistores - La tercera generación: los circuitos integrados - Últimas generaciones - 2.2 Diseño buscando mejores prestaciones - Velocidad del microprocesador - Equilibrio de prestaciones - 2.3 Evolución del Pentium y del PowerPC - Pentium - PowerPC - 2.4 Lecturas y sitios web recomendados - 2.5 Problemas - PARTE II - EL COMPUTADOR - CAPÍTULO 3 – BUSES DEL SISTEMA, p.49 - 3.1 Componentes del computador - 3.2 Funcionamiento del computador - Los ciclos de captación y ejecución - Interrupciones - Funcionamiento de las E/S - 3.3 Estructuras de interconexión - 3.4 Interconexión con buses - Estructura del bus - Jerarquías de buses - Elementos de diseño de un bus - 3.5 PCI - Estructura del bus - Órdenes del PCI - Transferencias de datos - Arbitraje - 3.6 Lecturas y sitios web recomendados - 3.7 Problemas - Apéndice 3A Diagramas de tiempo - CAPÍTULO 4 - MEMORIA INTERNA, p.91 - 4.1 Conceptos básicos sobre sistemas de memoria de computadores - Características de los sistemas de memoria - Jerarquía de memoria - 4.2 Memoria principal semiconductora – Tipos de memorias semiconductoras de acceso aleatorio – Organización – Lógica del chip – Organización en módulos – Corrección de errores - 4.3 Memoria cache - Principios básicos – Elementos de diseño cache - 4.4 Organización de la caché en el Pentium II y el PowerPC - DRAM mejorada - DRAM cache - DRAM sincrónica - DRAM rambus - Ram Link - 4.6 Lecturas recomendadas y sitios Web - 4.7 Problemas - Apéndice 4A Prestaciones de las memorias de dos niveles - Localidad - Funcionamiento de la memoria de dos niveles - Prestaciones - CAPÍTULO 5 - MEMORIA EXTERNA, p.145 - 5.1 Discos magnéticos - Organización y formato de los datos - Características físicas - Parámetros para medir las prestaciones de un disco - 5.2 RAID 1- Nivel 0 del RAID - Nivel 1 del RAID - Nivel 2 del RAID - Nivel 3 del RAID - Nivel 4 del RAID - Nivel 5 del RAID - Nivel 6 del RAID - 5.3 Memoria óptica - Discos compactos - WORM – Disco óptico borrable – Disco video digital – Discos magnético-ópticos - 5.4 Cinta magnética - 5.5 Lecturas y sitios web recomendados - 5.6 Problemas - CAPÍTULO 6 - ENTRADA/SALIDA, p.173 - 6.1 Dispositivos externos - Teclado/Monitor - Controlador de disco (Disk Drive) - 6.2 Módulos de E/S - Funciones de un módulo - Estructura de un módulo de E/S - 6.3 E/S programada - Resumen de la E/S programada - Órdenes de E/S - Instrucciones de E/S - 6.4 E/S mediante interrupciones - Procesamiento de la interrupción - Cuestiones de diseño - Controlador de interrupciones Intel 82C59A - La interfaz programable de periféricos Intel 82C55A - 6.5 Acceso directo a memoria - Inconvenientes de la E/S programada y con interrupciones - Funcionamiento del DMA - 6.6 Canales y procesadores de E/S - La evolución del funcionamiento de las E/S - Características de los canales de E/S - 6.7 La interfaz externa: SCSI y FireWire - Tipos de interfaces - Configuraciones punto-a-punto y multipunto – Interfaz SCSI (Small Computer System Interface) - Bus Serie FireWire - 6.8 Lecturas y sitios web recomendados 2466.9 Problemas - CAPÍTULO 7 – EL SOPORTE DEL SISTEMA OPERATIVO, p.219 - 7.1 Conceptos básicos sobre sistemas operativos - Objetivos y funciones del sistema operativo - Tipos de sistemas operativos - 7.2 Planificación - Planificación a largo plazo - Planificación a medio plazo - Planificación a corto plazo - 7.3 Gestión de la memoria - Intercambio (Swapping) - Definición de particiones - Paginación - Memoria virtual - Buffer de traducción anticipada (Translation Lookaside Buffer, TLB) - Segmentación - 7.4 Gestión de memoria en el Pentium II y en el PowerPC - Hardware de gestión de memoria en el Pentium II - Hardware de gestión de memoria en el PowerPC - 7.5 Lecturas y sitios web recomendados - 7.6 Problemas - PARTE III - LA UNIDAD CENTRAL DE PROCESAMIENTO - CAPÍTULO 8 - ARITMÉTICA DEL COMPUTADOR, p.265 - 8.1 La unidad aritmético-lógica - 8.2 Representación de enteros - Representación en signo y magnitud - Representación en complemento a dos - Conversión entre longitudes de bits diferentes - Representación en coma fija - 8.3 Aritmética con enteros - Negación - Suma y resta - Multiplicación - División - 8.4 Representación en coma flotante - Fundamentos - Estándar del IEEE para la representación binaria en coma flotante - 8.5 Aritmética en coma flotante - Suma y resta- Multiplicación y división - Consideraciones sobre precisión - Estándar IEEE para la aritmética binaria en coma flotante - 8.6 Lecturas y sitios web recomendados - 8.7 Problemas – Apéndice 8ª. Sistemas de numeración – Sistema decimal – Sistema binario – Conversión entre binario y decimal - Notación hexadecimal - CAPÍTULO 9 - REPERTORIOS DE INSTRUCCIONES: CARACTERÍSTICAS Y FUNCIONES, p.311 - 9.1 Características de las instrucciones máquina - Elementos de una instrucción máquina - Representación de las instrucciones - Tipos de instrucciones - Número de direcciones - Diseño del repertorio de instrucciones 3 9.2 Tipos de operandos - Números - Caracteres - Datos lógicos - 9.3 Tipos de datos en el Pentium II y el PowerPC - Tipos de datos en el Pentium II - Tipos de datos en el PowerPC - 9.4 Tipos de operaciones - Transferencia de datos - Aritméticas - Lógicas - Conversión - Entrada/Salida - Control del sistema - Control de flujo - 9.5 Tipos de operaciones en el Pentium II y el PowerPC - Tipos de operaciones del Pentium II - Tipos de operaciones del PowerPC - 9.6 Lenguaje ensamblador - 9.7 Lecturas recomendadas - 9.8 Problemas - Apéndice 9A Pilas - Pilas - Implementación de la pila - Evaluación de expresiones - Apéndice 9B «Little-, Big y Bi-Endian» - Orden de los bytes - Orden de los bits - CAPÍTULO 10 - REPERTORIO DE INSTRUCCIONES: MODOS DE DIRECCIONAMIENTO Y FORMATOS, p.363 - 10.1 Direccionamiento - Direccionamiento inmediato - Direccionamiento directo - Direccionamiento indirecto - Direccionamiento de registros - Direccionamiento indirecto con registro - Direccionamiento con desplazamiento - Direccionamiento de pila - 10.2 Modos de direccionamiento en el Pentium y el PowerPC - Modos de direccionamiento del Pentium II - Modos de direccionamiento del PowerPC - 10.3 Formatos de instrucciones - Longitud de instrucción - Asignación de los bits - Instrucciones de longitud variable – 10.4 Formatos de instrucciones del Pentium y del PowerPC - Formatos de instrucción del Pentium II - Formatos de instrucción del PowerPC - 10.5 Lecturas recomendadas - 10.6 Problemas - CAPÍTULO 11 - ESTRUCTURA Y FUNCIONAMIENTO DEL PROCESADOR, p.395 - 11.1 Organización del procesador - 11.2 Organización de los registros - Registros visibles por el usuario - Registros de control y de estado - Ejemplos de organizaciones de registros de microprocesadores - 11.3 Ciclo de instrucción - El ciclo indirecto - Flujo de datos - 11.4 Segmentación de instrucciones - Estrategia de segmentación - Prestaciones de un cauce segmentado - Tratamiento de saltos - Segmentación del Intel 80486 - 11.5 El procesador Pentium - Organización de los registros Procesamiento de interrupciones - 11.6 El procesador PowerPC - Organización de los registros - Procesamiento de interrupciones - 11.7 Lecturas recomendadas - 11.8 Problemas - CAPÍTULO 12 - COMPUTADORES DE REPERTORIO REDUCIDO DE INSTRUCCIONES, p.437 - 12.1 Características de la ejecución de instrucciones - Operaciones - Operandos - Llamadas a procedimientos - Consecuencias - 12.2 Utilización de un amplio banco de registros - Ventanas de registros - Variables globales - Un amplio banco de registros frente a una caché - 12.3 Optimización de registros basada en el compilador - 12.4 Arquitectura de repertorio reducido de instrucciones - ¿Por qué CISC? - Características de las arquitecturas de repertorio reducido de instrucciones - Características CISC frente a RISC - 12.5 Segmentación de cauce en RISC - Segmentación con instrucciones regulares - Optimización de la segmentación - 12.6 MIPS R4000 - Repertorio de instrucciones - Cauce de instrucciones - 12.7 SPARC - Conjunto de registros del SPARC - Repertorio de instrucciones - Formato de instrucción - 12.8 La controversia entre RISC y CISC - 12.9 Lecturas recomendadas - 12.10 Problemas - CAPÍTULO 13 - PARALELISMO EN LAS INSTRUCCIONES Y PROCESADORES SUPERESCALARES, p.479 - 13.1 Visión de conjunto - Superescalar frente a supersegmentado - Limitaciones - 13.2 Cuestiones relacionadas con el diseño - Paralelismo en las instrucciones y paralelismo de la máquina - Políticas de emisión de instrucciones - Renombramiento de registros - Paralelismo de la máquina - Predicción de saltos - Ejecución superescalar - Implementación superescalar - 13.3 Pentium II - Unidad y captación y decodificación de instrucciones – Buffer de reordenación - Unidad de envío/ejecución - Unidad de retiro – Predicción de saltos –13.4 PowerPC - Power PC 601 - Procesamiento de saltos - Power PC 620 - 13.5 MIPS R10000 – 13.6 UltraSPARC-II – Organización interna – Cauce segmentado – 13.7 IA-64/MERCED – Motivación – Organización – Formato de instrucción – Ejecución de predicados – Carga especulativa - 13.8 Lecturas recomendadas - 13.9 Problemas- PARTE IV - LA UNIDAD DE CONTROL - CAPÍTULO 14 - FUNCIONAMIENTO DE LA UNIDAD DE CONTROL, p.531 - 14.1 Microoperaciones - El ciclo de captación - El ciclo indirecto - El ciclo de interrupción - El ciclo de ejecución - El ciclo de instrucción - 14.2 Control del procesador - Requisitos funcionales - Señales de control - Un ejemplo de señales de control - Organización interna del procesador - El Intel 8085 - 14.3 Implementación cableada - Entradas de la unidad de control - Lógica de la unidad de control - 14.4 Lecturas recomendadas - 14.5 Problemas - CAPÍTULO 15 - CONTROL MICROPROGRAMADO, p.555 - 15.1 Conceptos básicos - Microinstrucciones - Unidad de control microprogramada - Control de Wilkes - Ventajas e inconvenientes - 15.2 Secuenciamiento de microinstrucciones - Consideraciones respecto al diseño - Técnicas de secuenciamiento - Generación de direcciones - Secuenciamiento de microinstrucciones en el LSI-11 - 15.3 Ejecución de microinstrucciones - Una taxonomía de las microinstrucciones - Codificación de las microinstrucciones - Ejecución de microinstrucciones en el LSI-11 - Ejecución de microinstrucciones en el IBM 3033 - 15.4 TI 8800 - Formato de microinstrucción - Microsecuenciador - ALU con registros - 15.5 Aplicaciones de la microprogramación - 15.6 Lecturas recomendadas - 15.7 - Problemas - PARTE V - ORGANIZACIÓN PARALELA - CAPÍTULO 16 - PROCESAMIENTO PARALELO, p.599 - 16.1 Organizaciones con varios procesadores - Tipos de sistemas de paralelos - Organizaciones paralelas - 16.2 Multiprocesadores simétricos - Organización - Consideraciones de diseño de un sistema operativo de multiprocesador - Un SMP como gran compurador - 16.3 Coherencia de caché y el protocolo MESI - Soluciones software - Soluciones hardware - El protocolo MESI - 16.4 «Clusters» - Configuraciones de «clusters» - Consideraciones en el diseño del sistema operativo - «Clusters» frente a SMP - 16.5 Acceso no uniforme a memoria - Motivación - Organización - Pros y contras de un computador NUMA - 16.6 Computación Vectorial - Aproximaciones a la computación vectorial - Unidad vectorial IBM 3090 - 16.7 Lecturas recomendadas - 16.8 Problemas - Apéndice A Lógica digital, p.645 - A.1 Álgebra de Boole - A.2 Puertas - A.3 Circuitos combinacionales - Implementación de las funciones booleanas - Multiplexores - Decodificadores - Arrays lógico programable (PLA, Programable Logic Array) - Memoria de solo lectura (ROM, Read Only Memory) - Sumadores - A.4 Circuitos secuenciales - Biestables Registros Contadores - A.5 Problemas - Apéndice B Proyectos para enseñar arquitectura y organización de computadores, p.683 - B.1 Proyectos de investigación - B.2 Proyectos de simulación - B.3 Lecturas/informes – Apéndice C Pentium III, p.687 – C.1 Incidencia de las instrucciones SIMD en las aplicaciones - C.2 El repertorio de instrucciones SSE – El repertorio SSE - C.3 Interconexión del Pentium III a su entorno - C.4Lecturas y sitios Web recomendados - Glosario, p.703 - Bibliografía, p.713- Índice alfabético, p.723

Estudiantes de informática