Versión en español de la obra titulada Structured computer organization, fourth edition (esta edición en español es la única autorizada)
Prefacio, p.vxi
Introducción, p.1
Índice, p.653-669

Lista de lectura y bibliografía, p.613-629

Prefacio, p.xvi – 1. INTRODUCCIÓN – 1.1 ORGANIZACIÓN ESTRUCTURADA DE COMPUTADORAS, p.2 – 1.1.1 Lenguajes, niveles y máquinas virtuales – 1.1.2 Máquinas multinivel contemporáneas – 1.1.3 Evolución de las maquinas multinivel – 1.2 ACONTECIMIENTOS IMPORTANTES EN ARQUITECTURA DE COMPUTADORAS, p.13 - 1.2.1 La generación cero – computadoras mecánicas (1642-1945) - 1.2.2 La primera generación – bulbos (1945-1955) - 1.2.3 La segunda generación – transistores (1955-19658) - 1.2.4 La tercera generación – circuitos integrados (1965-1980) - 1.2.5 La cuarta generación – integración a muy grande escala (1980 -?) - 1.3 EL ZOOLÓGICO DE LAS COMPUTADORAS, p.24 – 1.3.1 Fuerzas tecnológicas y económicas - 1.3.2 La gama de las computadoras – 1.4 EJEMPLOS DE FAMILIAS DE COMPUTADORAS, p.29 – 1.4.1 Introducción al Pentium II - 1.4.2 Introducción al UltraSPARC II - 1.4.3 Introducción al picoJava II – 1.5. BOSQUEJO DEL LIBRO, p.36 – 2. ORGANIZACIÓN DE LOS SISTEMAS DE COMPUTADORA – 2.1 PROCESADORES, p.39 - 2.1.1 Organización de la CPU - 2.1.2 Ejecución de instrucciones - 2.1.3 RISC versus CISC - 2.1.4 Principios de diseño de las computadoras modernas - 2.1.5 Paralelismo en el nivel de instrucciones - 2.1.6 Paralelismo en el nivel de procesador – 2.2 MEMORIA PRIMARIA, p.56 – 2.2.1 Bits – 2.2.2 Direcciones de memoria - 2.2.3 Ordenamiento de bytes - 2.2.4 Códigos para corrección de errores - 2.2.5 Memoria caché – 2.2.6 Empaquetamiento y tipos de memoria – 2.3 MEMORIA SECUNDARIA, p.682.3.1 Jerarquías de memoria - 2.3.2 Discos magnéticos - 2.3.3 Discos flexibles - 2.3.4 Discos IDE - 2.3.5 Discos SCSI - 2.3.6 RAID - 2.3.7 CD-ROM - 2.3.8 CD grabables - 2.3.9 CD reescribibles - 2.3.10 DVD – 2.4 ENTRADA/SALIDA, p.89 - 2.4.1 Buses - 2.4.2 Terminales - 2.4.3 Ratones - 2.4.5 Módems - 2.4.6 Códigos de caracteres - 2.5 RESUMEN, p.113 - 3. EL NIVEL DE LÓGICA DIGITAL – 3.1. COMPUERTAS Y ÁLGEBRA BOOLEANA, p.117 – 3.1.1 Compuertas - 3.1.2 Álgebra booleana - 3.1.3 Implementación de funciones booleanas - 3.1.4 Equivalencia de circuitos - 3.2 CIRCUITOS LÓGICOS DIGITALES BÁSICOS, p.128 – 3.2.1 Circuitos integrados - 3.2.2 Circuitos combinacionales - 3.2.3 Circuitos aritméticos - 3.2.4 Relojes - 3.3 MEMORIA, p.141 – 3.3.1 Latches - 3.3.2 Flip-flops - 3.3.3 Registros - 3.3.4 Organización de la memoria - 3.3.5 Chips de memoria - 3.3.6 Las memorias RAM y las ROM - 3.4 CHIPS DE CPU Y BUSES, p.154 – 3.4.1 Chips de CPU - 3.4.2 Buses de computadora - 3.4.3 Ancho de bus - 3.4.4 Temporización del bus - 3.4.5 Arbitraje del bus - 3.4.6 Operaciones de bus - 3.5 EJEMPLOS DE CHIPS DE CPU, p.170 – 3.5.1 El Pentium II - 3.5.2 El UltraSPARC II - 3.5.3 El picoJava II - 3.6 EJEMPLOS DE BUSES, p.181 – 3.6.1 El bus ISA - 3.6.2 El Bus PCI - 3.6.3 El bus serial universal - 3.7 INTERFACES, p.193 – 3.7.1 Chips de E/S - 3.7.2 Decodificación de direcciones - 3.8 RESUMEN, p.198 – 4. EL NIVEL DE MICROARQUITECTURA – 4.1 UN EJEMPLO DE MICROARQUITECTURA, p.203 – 4.1.1 La trayectoria de datos - 4.1.2 Microinstrucciones - 4.1.3 Control de microinstrucciones - 4.2 UN EJEMPLO DE ISA: IJVM, p.220 - 4.2.1 Pilas - 4.2.2 El modelo de memorias IJVM - 4.2.3 El conjunto de instrucciones IJVM - 4.2.4 Compilación de Java a IJVM - 4.3 UN EJEMPLO DE IMPLEMENTACIÓN, p.227 – 4.3.1 Microinstrucciones y notación - 4.3.2 Implementación de IJVM utilizando el Mic-1 - 4.4 DISEÑO DEL NIVEL DE MICROARQUITECTURA, p.243 – 4.4.1 Rapidez versus costos - 4.4.2 Reducción de la longitud de la trayectoria de ejecución - 4.4.3 Un diseño con prebúsqueda: el Mic-2 - 4.4.4 Un diseño con filas de procesamiento: el Mic-3 - 4.4.5 Una fila de procesamiento de siete etapas: el Mic-4 - 4.5 MEJORAMIENTO DEL DESEMPEÑO, p.264 – 4.5.1 Memoria caché - 4.5.2 Predicción de ramificaciones - 4.5.3 Ejecución fuera de orden y cambio de nombres de registros - 4.5.4 Ejecución especulativa - 4.6 EJEMPLOS DEL NIVEL DE MICROARQUITECTURA, p.283 – 4.6.1 La microarquitectura de la CPU Pentium II - 4.6.2 La microarquitectura de la CPU UltraSPARC II - 4.6.3 La microarquitectura de la CPU picoJava II - 4.6.4 Comparación del Pentium, UltraSPARC y picoJava - 4.7 RESUMEN, p.298 – 5. EL NIVEL DE ARQUITECTURA DEL CONJUNTO DE INSTRUCCIONES - 5.1 GENERALIDADES DEL NIVEL ISA, p.305 – 5.1.1 Propiedades del nivel ISA - 5.1.2 Modelos de memoria - 5.1.3 Registros - 5.1.4 Instrucciones - 5.1.5 Generalidades del nivel ISA del Pentium II - 5.1.6 Generalidades del nivel ISA del UltraSPARC II- 5.1.7 Generalidades del nivel ISA de la Máquina Virtual Java - 5.2 TIPOS DE DATOS, p.318 – 5.2.1 Tipos de datos numéricos - 5.2.2 Tipos de datos no numéricos - 5.2.3 Tipos de datos en el Pentium II - 5.2.4 Tipos de datos en el UltraSPARC II - 5.2.5 Tipos de datos en la Máquina Virtual Java - 5.3 FORMATOS DE INSTRUCCIONES, p.322 – 5.3.1 Criterios de diseño para los formatos de instrucciones - 5.3.2 Expansión de códigos de operación - 5.3.3 Los formatos de instrucciones del Pentium II - 5.3.4 Los formatos de instrucciones del UltraSPARC II - 5.3.5 Los formatos de instrucciones de la JVM - 5.4 DIRECCIONAMIENTO, p.332 – 5.4.1 Modos de direccionamiento - 5.4.2 Direccionamiento inmediato - 5.4.3 Direccionamiento directo - 5.4.4 Direccionamiento por registro - 5.4.5 Direccionamiento indirecto por registro - 5.4.6 Direccionamiento indexado – 5.4.7 Direccionamiento basado indexado -5.4.8 Direccionamiento de pila - 5.4.9 Modos de direccionamiento para instrucciones de ramificación – 5.4.10 Ortogonalidad de códigos de operación y modos de direccionamiento -5.4.11 Modos de direccionamiento del Pentium II - 5.4.12 Modos de direccionamiento del UltraSPARC II - 5.4.13 Modos de direccionamiento de la JVM - 5.4.14 Análisis de los modos de direccionamiento - 5.5 TIPOS DE INSTRUCCIONES, p.348 – 5.5.1 Instrucciones de movimiento de datos - 5.5.2 Operaciones diádicas - 5.5.3 Operaciones monádicas - 5.5.4 Comparaciones y ramificaciones condicionales - 5.5.5 Instrucciones de llamada a procedimientos - 5.5.6 Control de cicles - 5.5.7 Entrada/Salida - 5.5.8 Las instrucciones del Pentium II - 5.5.9 Las instrucciones del UltraSPARC II - 5.5.10 Las instrucciones del picoJava II - 5.5.11 Comparación de conjuntos de instrucciones - 5.6 FLUJO DE CONTROL, p.370 – 5.6.1 Flujo de control secuencial y ramificaciones - 5.6.2 Procedimientos - 5.6.3 Corrutinas - 5.6.4 Trampas - 5.6.5 Interrupciones - 5.7 UN EJEMPLO DETALLADO: LAS TORRES DE HANOI, p.383 – 5.7.1 Las Torres de Hanoi en lenguaje ensamblador del Pentium II - 5.7.2 Las Torres de Hanoi en lenguaje ensamblador del UltraSPARC II - 5.7.3 Las Torres de Hanoi en lenguaje ensamblador de la JVM - 5.8 EL IA-64 DE INTEL, p.388 – 5.8.1 El problema del Pentium II - 5.8.2 El modelo IA-64: Computación con instrucciones explícitamente paralelas - 5.8.3 Predicación - 5.8.4 Cargas especulativas - 5.8.5 Los pies en la tierra - 5.9 RESUMEN, p.397 - 6. EL NIVEL DE MÁQUINA DE SISTEMA OPERATIVO – 6.1 MEMORIA VIRTUAL, p.404 – 6.1.1 Paginación - 6.1.2 Implementación de la paginación - 6.1.3 Paginación pc demanda y modelo de conjunto de trabajo - 6.1.4 Política de reemplazo de páginas - 6.1.5 Tamaño de páginas y fragmentación - 6.1.6 Segmentación - 6.1.7 Implementación de la segmentación -6.1.8 Memoria virtual en el Pentium II - 6.1.9 Memoria virtual en el UltraSPARC II - 6.1.10 Memoria virtual y uso de cachés - 6.2 INSTRUCCIONES DE ES/S VIRTUALES, p.429 – 6.2.1 Archivos - 6.2.2 Implementación de instrucciones de E/S virtuales - 6.2.3 Instrucciones para gestión de directorios - 6.3 INSTRUCCIONES VIRTUALES PARA PROCESAMIENTO EN PARALELO, p.436 – 6.3.1 Creación de procesos - 6.3.2 Condiciones de competencia - 6.3.3 Sincronización de procesos con semáforos - 6.4 EJEMPLOS DE SISTEMAS OPERATIVOS, p.446 – 6.4.1 Introducción - 6.4.2 Ejemplos de memoria virtual - 6.4.3 Ejemplos de E/S virtual - 6.4.4 Ejemplos de gestión de procesos - 6.5 RESUMEN, p.476 - 7. EL NIVEL DEL LENGUAJE ENSAMBLADOR -7.1 INTRODUCCIÓN AL LENGUAJE ENSAMBLADOR, p.484 – 7.1.1 ¿Qué es un lenguaje ensamblador? - 7.1.2 ¿Por qué usar lenguaje ensamblador? - 7.1.3 Formato de un enunciado en lenguaje ensamblador - 7.1.4 Seudoinstrucciones - 7.2 MACROS, p.494 – 7.2.1 Definición, llamada y expansión de macros - 7.2.2 Macros con parámetros - 7.2.3 Características avanzadas – 7.2.4 Implementación de un recurso de macros en un ensamblador -7.3 EL PROCESO DE ENSAMBLADO, p.498 – 7.3.1 Ensambladores de dos pasadas - 7.3.2 Primera pasada - 7.3.3 Segunda pasada - 7.3.4 La tabla de símbolos - 7.4 ENLAZADO Y CARGA, p.506 – 7.4.1 Tareas que realiza el enlazador - 7.4.2 Estructura de un módulo objeto - 7.4.3 Tiempo de ligado y reubicación dinámica - 7.4.4 Enlazado dinámico - 7.5 RESUMEN, p.519 – 8. ARQUITECTURAS DE COMPUTADORAS PARALELAS – 8.1 ASPECTOS DEL DISEÑO DE COMPUTADORAS PARALELAS, p.524 – 8.1.1 Modelos de comunicación – 8.1.2 Redes de interconexión - 8.1.3 Desempeño - 8.1.4 Software - 8.1.5 Taxonomía de computadoras paralelas - 8.2 COMPUTADORAS SIMD, p.554 – 8.2.1 Arreglos de procesadores - 8.2.2 Procesadores vectoriales - 8.3 MULTIPROCESADORES CON MEMORIA COMPARTIDA, p.559 – 8.3.1 Semántica de la memoria - 8.3.2 Arquitecturas SMP basadas en el bus UMA - 8.3.3 Multiprocesadores UMA que usan conmutadores de barras cruzadas - 8.3.4 Multiprocesadores UMA que usan redes de conmutación multietapas - 8.3.5 Multiprocesadores NUMA - 8.3.6 Multiprocesadores NUMA con coherencia de caché - 8.3.7 Multiprocesadores COMA - 8.4 MULTICOMPUTADORAS DE TRANSFERENCIA DE MENSAJES, p.586 – 8.4.1 Procesadores masivamente paralelos (MPP) - 8.4.2 Cúmulos de estaciones de trabajo (COW) - 8.4.3 Planificación - 8.4.4 Software de comunicación para multicomputadoras - 8.4.5 Memoria compartida en el nivel de aplicaciones - 8.5 RESUMEN, p.609 – 9. LISTA DE LECTURAS Y BIBLIOGRAFÍA - 9.1 SUGERENCIA PARA LECTURAS ADICIONALES, p.613 – 9.1.1 Introducción y obras generales - 9.1.2 Organización de sistemas de cómputo - 9.1.3 El nivel de lógica digital - 9.1.4 El nivel de microarquitectura - 9.1.5 El nivel de arquitectura del conjunto de instrucciones - 9.1.6 El nivel de máquina del sistema operativo - 9.1.7 El nivel de lenguaje ensamblador - 9.1.8 Arquitecturas de computadoras paralelas - 9.1.9 Números binarios y de punto flotante - 9.2 BIBLIOGRAFÍA EN ORDEN ALFABÉTICO, p.620 - A – NÚMEROS BINARIOS, p.631A.1 Números de precisión finitaA.2 Sistemas numéricos con baseA.3 Conversación de una base a otraA.4 Números binarios negativos - A.5 Aritmética binaria - B – NÚMEROS DE PUNTO FLOTANTE, p.643 – B.1 Principios de punto flotante - B.2 Estándar de punto flotante IEEE –ÍNDICE, p.653 -

estudiantes de informática